FPGA sample - Lattice I2C IP (EFB) #1

-


Lattice I2C IP

話說原本使用 Verlog 寫了 I2C Slave 模組功能正常沒有太多的問題，有天同事問我如何做 I2C-stress 測試，協助設計了幾個指令，長時間 I2C 的讀取測試，測試結果使用 Verlog I2C Slave 模組居然有幾次沒有 acknowledge，於是花了時間研讀 Lattice I2C IP (EFB)，把原本的模組更換成 Lattice I2C IP，通過了 I2C-stress 的測試。當然，原本 Verlog I2C Slave 模組程式碼，也找到問題所在，修正並通過 I2C-stress 驗證。

EFB Block Diagram

Lattice 提供了一個 EFB-IP (Embedded Function Block)提供了 Serial Peripheral Interface (SPI)，兩組 I2C (可以設定為 Master/Slave) 和 Timer/Counter。因此，在使用 EFB-IP 就和編寫 MCU 模組程式很像，要先做 EFB-IP 初始化(功能設定)，再控制 EFB-IP 完成 I2C 功能。

Block Diagram　     　     


程式開發者利用 Wishbone bus 來初始化和控制 EFB-IP，Wishbone bus 包含 Wishbone address，Wishbone data input/output 和控制訊號，再使用 I2C_SDA/I2C_SCL 來連接外面的 I2C 裝置。

Wishbone bus 透過讀寫 EFB-IP 的暫存器來完成初始化和讀寫外部的 I2C  裝置，存取 EFI-IP 的訊號流程順序。

EFB-IP Register

wb_adr

Description

MICO_EFB_I2C_CR

0x40

0x4A

Control Register

b[7] : I2C controller enable

b[6] : I2C GC mode enable (I2C 廣播模式)

b[5] : I2C controller wake-up enable

MICO_EFB_I2C_CMDR

0x41

0x4B

Command Register

b[7] : STA - Generate (Repeated) START condition 

b[6] : STO - Generate STOP condition

b[5] : RD - I2C read from slave

b[4] : WR - I2C write to slave

b[3] : ACK - I2C Acknowledge. 0=Send ACK / 1=Send NACK

b[2] : CKSDIS - Clock Stretching disable. 0=Enabled / 1=Disabled

MICO_EFB_I2C_BLOR

0x42

0x4C

Clock Pre-scale Register

MICO_EFB_I2C_BHIR

0x43

0x4D

Clock Pre-scale Register

MICO_EFB_I2C_TXDR

0x44

0x4E

Transmit Data Register

MICO_EFB_I2C_SR

0x45

0x4F

Status Register

b[7] : TIP - Transmitting In Progress. 1=completed / 0=in progress

b[6] : BUSY - Bus busy

b[5] : RARC - Received Acknowledge. 1=No Ack / 0=Ack

b[4] : SRW - Slave RW. 1=Master recv and Slave tran / 0= Master tran and Slave recv

b[3] : ARBL - Arbitration Lost. 1=Lost / 0=Normal

b[2] : TRRDY - Transmitter or Receiver Ready. 1=ready / 0=not ready 

b[1] : TROE - Transmitter or Receiver Overrun. 1=Overrun / 0=Normal

b[0] : HGC - Hardware General Call Received. 1=Hardware GC / 0=No Hardware GC

MICO_EFB_I2C_GCDR

0x46

0x50

General Call Register

MICO_EFB_I2C_RXDR

0x47

0x51

Receive Data Register

MICO_EFB_I2C_IRQSR

0x48

0x52

IRQ

MICO_EFB_I2C_IRQENR

0x49

0x53

IRQ Enable

 

EFB-IP I2C Slave mode 的 state machine

  • EFB-IP I2C Slave 的初始化，由 state #0 - state #3
  • EFB-IP 接收到 start-bit , address 和 command 到 state #8，經過驗證 command 的正確後達到 state #12，   

  • I2C Write Protocol 在 state #14 讀取資料，完成資料讀取，進入 NACK 和 stop-bit 到 state #17 完成 data packet．

  • I2C Read Protocol 由 state #2 到 state #12 完成 repeat start-bit 和 address　都正確後，然後填入資料，完成資料傳輸，進入 NACK 和 stop-bit 到 state #17 完成 data packet．


留言

張貼留言

這個網誌中的熱門文章

EC 所需知識 - SMBUS

-
圖片
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / Smart Battery 的相關知識，清楚明瞭再進下一步。 SMBUS SMBus [System Management Bus] 是由Intel所制訂的，主要由兩條線組成，其一為CLOCK線，另一條為DATA線。其作用是讓系統監控者透過SMBus來蒐集系統上裝置的資訊如電池的容量、CPU的溫度等，讓系統監控者可以依照所得的資訊通知作業系統做電源管理的處理。在筆記型電腦系統中的ACPI-EC為SMBus的主控者 [Host] 來蒐集SMBus上的裝置資訊回報給作業系統，讓作業系統依使用者的設定做系統電源的管理。 SMBus相關的規格包含SMBus、Smart Selector、Smart Charger及Smart Battery都是ACPI-EC工程師需要瞭解的規格，以下的章節將會詳盡的介紹各個規格的資訊。 SMBUS Specification Hardware Define SMBUS 的硬體線路 –SMBUS由二條線所組成，所有的SMBUS的裝置都並聯在SMBUS上，因此，SMBUS上的所有裝置都需要使用Open collection 或者 Open drain才允許跨接在SMBUS上面，因此線路上必須加上提升電阻來確認SMBUS上的訊號可以正確無誤的傳遞。 如同上圖，有時侯  SMBUS  上會有不同 VDD 的裝置，所以一般在輸入接腳會加稽納二極體保護裝置。不過大部分的作法，會使用電壓緩衝IC來處理不同電壓的 I2C 裝置。  SMBUS電氣上的要求 名稱 說明 值域 單位 下限 上限 VIL 輸入低電位 0.8 V VIH 輸入高電位 2.1 VDD V VOL 輸出為低電位 0.4 V IPULLUP 提升電流值 100 350 uA VDD 工作電壓 2.7 5.5 V SMBUS的時脈要求 名稱 說明 值域 單位
閱讀完整內容

EC 所需知識 - KBC

-
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / KBC 等相關知識，清楚明瞭再進下一步。 Keyboard Controller 最早的鍵盤控制器是Intel 8042，主要包含四個暫存器和三個I/O控制埠，四個暫存器分別為一個BYTE的輸入緩衝暫存器、一個BYTE的輸出緩衝器、一個狀態暫存器及一個控制暫存器。 三個I/O控制埠的定義如下表： PORT #1 Port 1 [ Input Port ] Pin Name Function 0 P10 Keyboard Data [PS/2] 1 P11 Mouse Data [PS/2] 2 P12 3 P13 4 P14 External ROM 1:Enable  0:Disable 5 P15 Manufacturing Setting 1:Enable 0:Disable 6 P16 Display Type Switch 1:Color 0:Monochrome 7 P17 Keyboard Inhibit Switch 1:Enable 0:Disable PORT #2 Port 2 [ Output Port ] Pin Name Function 0 P20 System Reset 1:Nornal 0:Reset  1 P21 Gate A20 2 P22 Mouse Data [PS/2] 1:Pull Data low 0:High –Z 3 P23 Mouse Clock [PS/2] 1:Pull Data low 0:High –Z 4 P24 Input Buffer Full / Keyboard IBF interrupt [PS/2] 1:Assert IRQ 1 0:De-assert IRQ1 5 P25 Output Buffer Empty / Mouse IBF interrupt [PS/2] 1:Assert IRQ 12 0:De-assert IRQ12 6 P26 Keyboard Clock 1:Pull Clock low 0:High Z 7 P27 Keyboar
閱讀完整內容

EC 所需知識 - LPC

-
圖片
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / Smart Battery 的相關知識，清楚明瞭再進下一步。 LPC Specification 本章節介紹以LPC Interface為主，讓讀者可以從中瞭解LPC Interface 的動作原理及腳位作用。當LPC Interface發生問題時，才能籍著對LPC Interface的瞭解來可以找到問題的解決方法。 LPC的特性 相容於舊系統的 X-BUS 介面 可以定址到 4GB，並且BIOS不受1MB的限制，記憶裝置也不受16MB的限制。 在作業系統上不需要特別安裝驅動程式即可正確運作。 在I/O或MEMORY指令會花費較長的時間，可以要考LPC加入等待狀態 LPC支援的裝置 SUPER I/O – 軟碟控制介面、IR、KBC Audio – AC97 記憶裝置 – BIOS Flash 系統管理控制器 [System Manager Controller ] LPC的方塊圖 系統的指令由CPU傳給HOST-Bridge [ 北橋晶片 ] 經 PCI Bus 傳給 PCI-Bridge [ 南橋晶片 ] 也是上圖的HOST，HOST再將PCI的指令指轉為LPC的指令傳到LPC的裝置，完成指令的傳遞。 LPC的硬體腳位 Signal Direction Description Peripheral Host LAD[3:0] I/O I/O 多功能腳位。可為指令、位址及資料 LFRAME# I O 表示LPC指令的開始傳遞及結束 LRESET# I I PCI介面的RESET信號 LCLK I I LPC介面的信號來源 [ 33MHz ] LDRQ# O I 支援DMA及要取得PCI Bus的控制權才會使用 SERIRQ I/O I/O LPC裝置的中斷信號，假如使用IRQ12的裝置要發出中斷信號在第12的CLCOK時，拉LOW即為IRQ12 CLKRUN# OD I/O
閱讀完整內容