nuvoton - UART

-

UART 的特性

  • 4 channel 的 UART 模組
  • 支援 Auto-Baud Detect
  • 支援 Auto Flow Control Function
  • 支援 nCTS and RX data wake-up function
  • 支援 Fully programmable serial-interface
    • Programmable number of data bit. 5-, 6-, 7-, 8- bit character
    • Programmable parity bit. even, odd, no parity
    • Programmable stop bit. 1, 1.5, 2 bits
  • 支援 IrDA SIR function mode
    • support 3/16 bit duration for normal mode
  • 支援 LIN function mode in UART #0/#1
    • support master/slave mode
    • support programmable break generation for transmitter
    • support break detection for receiver
  • 支援 RS-485 function mode
    • support 9 bit mode
    • support hardware and software enables to program nRTS 

UART Clock Source

  • HIRC (22.1184 MHz)
  • HXT (4-24MHz)
  • PLL 

UART Block Diagram


UART baud rate work mode

Mode
BAUDM[1:0]
Baud Rate Equation
Mode 0
00b
UART_CLK / (16 * (BRD+2))
Mode 1
10b
UART_CLK / ((EDIVM1+1) * (BRD+2))
EDIVM1 >= 8
Mode 2
11b
UART_CLK / (BRD+2)
UART_CLK <= 3*HCLK. BRD >= 9
UART_CLK > 3*HCLK. BRD >= 3 * N -1 
(N > (UART_CLK/HCLK)
UART Peripheral Clock = 22.1184 MHz
Baud Rate
Mode 0
Mode 1
Mode 2
921600
No Support
BRD=0, EDIVM1=11
BRD=22
460800
BRD=1
BRD=1, EDIVM1=15
BRD=2, EDIVM1=11
BRD=46
230400
BRD=4
BRD=4, EDIVM1=15
BRD=6, EDIVM1=11
BRD=94
115200
BRD=10
BRD=10, EDIVM1=15
BRD=14, EDIVM1=11
BRD=190
57600
BRD=22
BRD=22, EDIVM1=15
BRD=30, EDIVM1=11
BRD=382
38400
BRD=34
BRD=34, EDIVM1=15
BRD=46, EDIVM1=11
BRD=62, EDIVM1=8
BRD=574
19200
BRD=70
BRD=70, EDIVM1=15
BRD=94, EDIVM1=11
BRD=126, EDIVM1=8
BRD=1150

UART auto baud rate detection

  • 經由 UART RX pin 來偵測 baud rate
  • 取得 baud rate 後, 儲存於 UART_BAUD[15:0]
  • BAUDM[1:0] = 11b
  • UART RX data 的 Start bit 為 1

UART auto flow control

  • 僅 UART0/UART1 才支援 auto flow
  • 支援由 /CTS wake-up 

UART wake up 

  • Wake up from CTS
    • CTS pin from
    • CTS pin from
  • Wake up from Rx

IrDA 

  • 支援 IrDA 傳送器或者接收器
  • 支援 IR_SOUT/IR_SIN 切換功能


LIN

  • LIN header selection
    • Break field
    • Sync field
    • Identifier field
  • LIN break field count setting ( 8 - 15 bits )
  • 支援 LIN header and bit error detect interrupt


RS-485

  • RTSn 可由 hardware 控制或者 software 控制
  • 支援模式
    • Normal Multi-Drop Operation Mode (NMM)
    • Auto Address Detection Operation Mode (AAD)
    • Auto Direction Mode (AUD)




Smart Card UART mode

  • 支援 smart card 的 Full duplex asynchronous communication
  • TX/RX 支援 4/4 bytes entry FIFO 的資料傳輸
  • UART enable, 產生一個 reset 去 reset FIFO 和晶片的 internal state machine. 

Reference document :

  • nuvoton NuMicro-M451-Series-Training-Material
  • nuvoton TRM_M451_Series_EN_Rev2.08 

留言

張貼留言

這個網誌中的熱門文章

EC 所需知識 - SMBUS

-
圖片
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / Smart Battery 的相關知識，清楚明瞭再進下一步。 SMBUS SMBus [System Management Bus] 是由Intel所制訂的，主要由兩條線組成，其一為CLOCK線，另一條為DATA線。其作用是讓系統監控者透過SMBus來蒐集系統上裝置的資訊如電池的容量、CPU的溫度等，讓系統監控者可以依照所得的資訊通知作業系統做電源管理的處理。在筆記型電腦系統中的ACPI-EC為SMBus的主控者 [Host] 來蒐集SMBus上的裝置資訊回報給作業系統，讓作業系統依使用者的設定做系統電源的管理。 SMBus相關的規格包含SMBus、Smart Selector、Smart Charger及Smart Battery都是ACPI-EC工程師需要瞭解的規格，以下的章節將會詳盡的介紹各個規格的資訊。 SMBUS Specification Hardware Define SMBUS 的硬體線路 –SMBUS由二條線所組成，所有的SMBUS的裝置都並聯在SMBUS上，因此，SMBUS上的所有裝置都需要使用Open collection 或者 Open drain才允許跨接在SMBUS上面，因此線路上必須加上提升電阻來確認SMBUS上的訊號可以正確無誤的傳遞。 如同上圖，有時侯  SMBUS  上會有不同 VDD 的裝置，所以一般在輸入接腳會加稽納二極體保護裝置。不過大部分的作法，會使用電壓緩衝IC來處理不同電壓的 I2C 裝置。  SMBUS電氣上的要求 名稱 說明 值域 單位 下限 上限 VIL 輸入低電位 0.8 V VIH 輸入高電位 2.1 VDD V VOL 輸出為低電位 0.4 V IPULLUP 提升電流值 100 350 uA VDD 工作電壓 2.7 5.5 V SMBUS的時脈要求 名稱 說明 值域 單位
閱讀完整內容

EC 所需知識 - KBC

-
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / KBC 等相關知識，清楚明瞭再進下一步。 Keyboard Controller 最早的鍵盤控制器是Intel 8042，主要包含四個暫存器和三個I/O控制埠，四個暫存器分別為一個BYTE的輸入緩衝暫存器、一個BYTE的輸出緩衝器、一個狀態暫存器及一個控制暫存器。 三個I/O控制埠的定義如下表： PORT #1 Port 1 [ Input Port ] Pin Name Function 0 P10 Keyboard Data [PS/2] 1 P11 Mouse Data [PS/2] 2 P12 3 P13 4 P14 External ROM 1:Enable  0:Disable 5 P15 Manufacturing Setting 1:Enable 0:Disable 6 P16 Display Type Switch 1:Color 0:Monochrome 7 P17 Keyboard Inhibit Switch 1:Enable 0:Disable PORT #2 Port 2 [ Output Port ] Pin Name Function 0 P20 System Reset 1:Nornal 0:Reset  1 P21 Gate A20 2 P22 Mouse Data [PS/2] 1:Pull Data low 0:High –Z 3 P23 Mouse Clock [PS/2] 1:Pull Data low 0:High –Z 4 P24 Input Buffer Full / Keyboard IBF interrupt [PS/2] 1:Assert IRQ 1 0:De-assert IRQ1 5 P25 Output Buffer Empty / Mouse IBF interrupt [PS/2] 1:Assert IRQ 12 0:De-assert IRQ12 6 P26 Keyboard Clock 1:Pull Clock low 0:High Z 7 P27 Keyboar
閱讀完整內容

EC 所需知識 - LPC

-
圖片
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / Smart Battery 的相關知識，清楚明瞭再進下一步。 LPC Specification 本章節介紹以LPC Interface為主，讓讀者可以從中瞭解LPC Interface 的動作原理及腳位作用。當LPC Interface發生問題時，才能籍著對LPC Interface的瞭解來可以找到問題的解決方法。 LPC的特性 相容於舊系統的 X-BUS 介面 可以定址到 4GB，並且BIOS不受1MB的限制，記憶裝置也不受16MB的限制。 在作業系統上不需要特別安裝驅動程式即可正確運作。 在I/O或MEMORY指令會花費較長的時間，可以要考LPC加入等待狀態 LPC支援的裝置 SUPER I/O – 軟碟控制介面、IR、KBC Audio – AC97 記憶裝置 – BIOS Flash 系統管理控制器 [System Manager Controller ] LPC的方塊圖 系統的指令由CPU傳給HOST-Bridge [ 北橋晶片 ] 經 PCI Bus 傳給 PCI-Bridge [ 南橋晶片 ] 也是上圖的HOST，HOST再將PCI的指令指轉為LPC的指令傳到LPC的裝置，完成指令的傳遞。 LPC的硬體腳位 Signal Direction Description Peripheral Host LAD[3:0] I/O I/O 多功能腳位。可為指令、位址及資料 LFRAME# I O 表示LPC指令的開始傳遞及結束 LRESET# I I PCI介面的RESET信號 LCLK I I LPC介面的信號來源 [ 33MHz ] LDRQ# O I 支援DMA及要取得PCI Bus的控制權才會使用 SERIRQ I/O I/O LPC裝置的中斷信號，假如使用IRQ12的裝置要發出中斷信號在第12的CLCOK時，拉LOW即為IRQ12 CLKRUN# OD I/O
閱讀完整內容