nuvoton - M451 Window Watchdog Timer

-

Window Watchdog Timer 特性

  • 6 bits 下數計數器和比較器
  • 16 selections window watchdog timer 預除器
  • Only one time to set windows watchdog timer controller after chip power-on or reset.
  • Watchdog Timer 和 Window Watchdog Timer share a single IRQ handler
  • 支援 window watchdog timer interrupt
  • 支援 window watchdog timer reset

Window Watchdog Timer Clock Source

  • HCLK0 / 2048
  • LIRC (10 KHz)
  • LXT (32.768 KHz)

Window Watchdog Timer Block Diagram

  • 11-bit prescale controlled PSCSEL (WWDT_CTL[11:8])
  • 當 CNTDAT = CMPDAT，就會產生 WWDT interrupt。而且當 CNTDAT <= CMPDAT時，設定 WWDT_RLDCNT = 0x5AA5，CNTDAT 就會重新載入 0x3F.
  • 當 CNTDAT 繼續下數到 0 時，會產生 MCU reset。　
  • 當 CNTDAT > CMPDAT，設定 WWDT_RLDCNT = 0x5AA5，就會產生 MCU 的 reset。

Window Watchdog Timer Function

  • WWDT Counting
    • WWDTEN (WWDT_CTL[0]) = 1, WWDT down counter from 0x3F to 0x00.
    • WWDT_CTL written once after chip is powered on or reset.
    • WWDTEN (WWDT_CTL[0]) enabled
      • WWDT counter can't disable
      • Counter Prescale Period (PSCSEL) can't change
      • Window Compare Value (CMPDAT) can't change 
  • WWDT Compare Math Interrupt
    • WWDTIF (WWDT_STATUS[0]) = 1, WWDT counter value (CNTDAT) equal window compare value (CMPDAT).
    • WWDTIF = 1, WWDT compare match interrupt 
  • WWDT Reset System
    • 6-bit down counter (CNTDAT) 和 6-bit compare (CMPDAT) 比較
      • CNTDAT > CMPDAT : write RLDCNT = 0x5AA5 to reset system
      • CNTDAT =0 : if not write RLDCNR = 0x5AA5, reset system
      • CNTDAT <= CMPDAT : write RLDCNT = 0x5AA5 to reload CNTDAT to 0x3F
  • WWDT Window Setting Limitation
    • WWDT_RLCNT = 0x00005AA5 to reload WWDT counter to 0x3F (need 3 clocks)
    • WWDTIF (WWDT_STATUS[0]) =1 when WWDT reset system event.
範例程式 :
在 FreeRTOS 中，加入一個 Task 來完成 Window Watchdog 中斷比較耗時的工作，平常 Task 位於 Suspend 的狀態，等 Window Watchdog 計算到 CNTDAT 和 CMPDAT 相等時，產生中斷，重新載入 CNTDAT 計時值，等到第6次中斷產生，沒有重新載入 CNTDAT 計數值，而是讓 CNTDAT 計數器計數到零，產生 Window Watchdog Timeout 中斷 reset MCU．


範例程式位於 Github 的 nuvotoon-M451-Sample 的 FreeRTOS-WWatchdog-Sample branch

Reference document :
  • nuvoton NuMicro-M451-Series-Training-Material
  • nuvoton TRM_M451_Series_EN_Rev2.08 

留言

張貼留言

這個網誌中的熱門文章

EC 所需知識 - SMBUS

-
圖片
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / Smart Battery 的相關知識，清楚明瞭再進下一步。 SMBUS SMBus [System Management Bus] 是由Intel所制訂的，主要由兩條線組成，其一為CLOCK線，另一條為DATA線。其作用是讓系統監控者透過SMBus來蒐集系統上裝置的資訊如電池的容量、CPU的溫度等，讓系統監控者可以依照所得的資訊通知作業系統做電源管理的處理。在筆記型電腦系統中的ACPI-EC為SMBus的主控者 [Host] 來蒐集SMBus上的裝置資訊回報給作業系統，讓作業系統依使用者的設定做系統電源的管理。 SMBus相關的規格包含SMBus、Smart Selector、Smart Charger及Smart Battery都是ACPI-EC工程師需要瞭解的規格，以下的章節將會詳盡的介紹各個規格的資訊。 SMBUS Specification Hardware Define SMBUS 的硬體線路 –SMBUS由二條線所組成，所有的SMBUS的裝置都並聯在SMBUS上，因此，SMBUS上的所有裝置都需要使用Open collection 或者 Open drain才允許跨接在SMBUS上面，因此線路上必須加上提升電阻來確認SMBUS上的訊號可以正確無誤的傳遞。 如同上圖，有時侯  SMBUS  上會有不同 VDD 的裝置，所以一般在輸入接腳會加稽納二極體保護裝置。不過大部分的作法，會使用電壓緩衝IC來處理不同電壓的 I2C 裝置。  SMBUS電氣上的要求 名稱 說明 值域 單位 下限 上限 VIL 輸入低電位 0.8 V VIH 輸入高電位 2.1 VDD V VOL 輸出為低電位 0.4 V IPULLUP 提升電流值 100 350 uA VDD 工作電壓 2.7 5.5 V SMBUS的時脈要求 名稱 說明 值域 單位
閱讀完整內容

EC 所需知識 - KBC

-
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / KBC 等相關知識，清楚明瞭再進下一步。 Keyboard Controller 最早的鍵盤控制器是Intel 8042，主要包含四個暫存器和三個I/O控制埠，四個暫存器分別為一個BYTE的輸入緩衝暫存器、一個BYTE的輸出緩衝器、一個狀態暫存器及一個控制暫存器。 三個I/O控制埠的定義如下表： PORT #1 Port 1 [ Input Port ] Pin Name Function 0 P10 Keyboard Data [PS/2] 1 P11 Mouse Data [PS/2] 2 P12 3 P13 4 P14 External ROM 1:Enable  0:Disable 5 P15 Manufacturing Setting 1:Enable 0:Disable 6 P16 Display Type Switch 1:Color 0:Monochrome 7 P17 Keyboard Inhibit Switch 1:Enable 0:Disable PORT #2 Port 2 [ Output Port ] Pin Name Function 0 P20 System Reset 1:Nornal 0:Reset  1 P21 Gate A20 2 P22 Mouse Data [PS/2] 1:Pull Data low 0:High –Z 3 P23 Mouse Clock [PS/2] 1:Pull Data low 0:High –Z 4 P24 Input Buffer Full / Keyboard IBF interrupt [PS/2] 1:Assert IRQ 1 0:De-assert IRQ1 5 P25 Output Buffer Empty / Mouse IBF interrupt [PS/2] 1:Assert IRQ 12 0:De-assert IRQ12 6 P26 Keyboard Clock 1:Pull Clock low 0:High Z 7 P27 Keyboar
閱讀完整內容

EC 所需知識 - LPC

-
圖片
EC 所需知識 軟體工程師的第一步，先把相關的規範(Specification)了解清楚，就像開發一套軟體之前要先了解需求，才能做出一套符合需求的體。相同的EC工程師就是需要把 LPC / SMBUS / PS2 / Smart Battery 的相關知識，清楚明瞭再進下一步。 LPC Specification 本章節介紹以LPC Interface為主，讓讀者可以從中瞭解LPC Interface 的動作原理及腳位作用。當LPC Interface發生問題時，才能籍著對LPC Interface的瞭解來可以找到問題的解決方法。 LPC的特性 相容於舊系統的 X-BUS 介面 可以定址到 4GB，並且BIOS不受1MB的限制，記憶裝置也不受16MB的限制。 在作業系統上不需要特別安裝驅動程式即可正確運作。 在I/O或MEMORY指令會花費較長的時間，可以要考LPC加入等待狀態 LPC支援的裝置 SUPER I/O – 軟碟控制介面、IR、KBC Audio – AC97 記憶裝置 – BIOS Flash 系統管理控制器 [System Manager Controller ] LPC的方塊圖 系統的指令由CPU傳給HOST-Bridge [ 北橋晶片 ] 經 PCI Bus 傳給 PCI-Bridge [ 南橋晶片 ] 也是上圖的HOST，HOST再將PCI的指令指轉為LPC的指令傳到LPC的裝置，完成指令的傳遞。 LPC的硬體腳位 Signal Direction Description Peripheral Host LAD[3:0] I/O I/O 多功能腳位。可為指令、位址及資料 LFRAME# I O 表示LPC指令的開始傳遞及結束 LRESET# I I PCI介面的RESET信號 LCLK I I LPC介面的信號來源 [ 33MHz ] LDRQ# O I 支援DMA及要取得PCI Bus的控制權才會使用 SERIRQ I/O I/O LPC裝置的中斷信號，假如使用IRQ12的裝置要發出中斷信號在第12的CLCOK時，拉LOW即為IRQ12 CLKRUN# OD I/O
閱讀完整內容